فایل ورد (word) ارايه طرحي جهت بهينه سازي گيت منطقي NOT در منطق 3 سطحي با استفاده ترانزيستور هاي CNTFET

    —         —    

ارتباط با ما     —     لیست پایان‌نامه‌ها

... دانلود ...

فایل ورد (word) ارايه طرحي جهت بهينه سازي گيت منطقي NOT در منطق 3 سطحي با استفاده ترانزيستور هاي CNTFET دارای 12 صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد فایل ورد (word) ارايه طرحي جهت بهينه سازي گيت منطقي NOT در منطق 3 سطحي با استفاده ترانزيستور هاي CNTFET کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ريختگي احتمالي در متون زير ،دليل ان کپي کردن اين مطالب از داخل فایل ورد مي باشد و در فايل اصلي فایل ورد (word) ارايه طرحي جهت بهينه سازي گيت منطقي NOT در منطق 3 سطحي با استفاده ترانزيستور هاي CNTFET،به هيچ وجه بهم ريختگي وجود ندارد


بخشی از متن فایل ورد (word) ارايه طرحي جهت بهينه سازي گيت منطقي NOT در منطق 3 سطحي با استفاده ترانزيستور هاي CNTFET :


سال انتشار : 1397



تعداد صفحات :12

چکیده مقاله:

امروزه تمرکز اصلی در صنعت VLSI بر روی کاهش اتلاف توان و افزایش سرعت تراشه می باشد. منطق چند ارزشی MVL می تواند موجب کاهش عملیات ریاضی شده و نتیجتا، کاهش سطح تراشه و توان مصرفی را در مقایسه با منطق دو ارزشی در پی داشته باشد. از سوی دیگر استفاده از نانوترانزیستورهای CNTFET می تواند راه حلی برای دستیابی به اهداف فوق باشد. بدین منظور دراین مقاله ابتدا یک گیت NOT سه سطحی بهینه سازی می شود و در مرحله بعد یک گیت NOT مناسب برای منطق سه سطحی پیشنهاد می شود. شبیه سازی مدارات با استفاده از نانو ترانزیستورهای CNTFET 18 نانومتر و ولتاژ تغذیه 0/9 ولت، انجام می شود. نتایج شبیه سازی گویای بهبود حدود 57 % در پارامتر توان مصرفی در مدار بهینه سازی شده و بهبود 62 % در مدار پیشنهادی دو است. همچنین PDP مدار بهینه سازی شده بهبود متوسط 45 % و مدار پیشنهادی دو بهبود متوسط 37 %را نشان می دهند.

لینک کمکی