فایل ورد (word) طراحي مدار نمونه بردار و نگهدار دو خازني تمام تفاضلي 20MS/s توان پايين با بيش از 11 بيت دقت درتکنولوژي 0.180.18?m CMOS دارای 6 صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است
فایل ورد فایل ورد (word) طراحي مدار نمونه بردار و نگهدار دو خازني تمام تفاضلي 20MS/s توان پايين با بيش از 11 بيت دقت درتکنولوژي 0.180.18?m CMOS کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه و مراکز دولتی می باشد.
توجه : در صورت مشاهده بهم ريختگي احتمالي در متون زير ،دليل ان کپي کردن اين مطالب از داخل فایل ورد مي باشد و در فايل اصلي فایل ورد (word) طراحي مدار نمونه بردار و نگهدار دو خازني تمام تفاضلي 20MS/s توان پايين با بيش از 11 بيت دقت درتکنولوژي 0.180.18?m CMOS،به هيچ وجه بهم ريختگي وجود ندارد
بخشی از متن فایل ورد (word) طراحي مدار نمونه بردار و نگهدار دو خازني تمام تفاضلي 20MS/s توان پايين با بيش از 11 بيت دقت درتکنولوژي 0.180.18?m CMOS :
نام کنفرانس یا همایش : چهاردهمين کنفرانس دانشجويي مهندسي برق ايران
تعداد صفحات :6
چکیده مقاله:
دراین مقاله طراحی یک تقویت کننده ی نمونه بردار و نگهداربا نرخ نمونه برداری 20MS/S و دقت بیش از 11 بیت در تمامی گوشه های PVT ارائه می شود انتخاب توپولوژی مناسب برای OTA بایاس مدار جبران سازی و مدار CMFB به تفصیل شرح داده می شوند برای داشتن سرعت بالا و بهره مناسب از ساختار Folded Cascode دو طبقه برای OTA استفاده شدها ست در گوشه TT و دمای 27 درجه پهنای باند حلقه باز OTA برابر 156MHz و حد فاز 79 درجه است سوئیچینگ خروجی مدار S&H بصورت تفاضلی 1.8 Vp-p بوده جریان مصرفی مدار 1.67mA و SNR نهایی 74.32dB می باشد.